FPGA射频实验室

RFSoC 可以直接连接天线吗？

2026/07/22 作者：星际 AI 笔记作者 154 次阅读 1 次点赞

从直接 RF 采样、奈奎斯特区到射频前端边界

RFSoC 能不能直接连接天线？

这个问题不能简单回答“能”或“不能”。

RFSoC 可以直接采样一定频率和带宽范围内的射频信号，但在多数工程系统中，天线不会不经过任何处理就连接到 RF-ADC，RF-DAC 也通常不能直接驱动天线。

从信号处理架构看，RFSoC 确实可以减少部分模拟混频环节，让射频或中频信号更早进入数字域。直接 RF 采样、片上数字下变频（DDC）、数字上变频（DUC）、数控振荡器（NCO）、抽取和插值，都是 RFSoC 数据转换器可以提供的能力。

从完整射频系统看，天线和数据转换器之间还要处理信号幅度、阻抗、滤波、保护、动态范围、带外干扰、时钟质量、发射功率和频谱纯度等问题。

RFSoC 集成了高速 RF-ADC 和 RF-DAC，但没有集成一个适用于所有频段和应用的完整天线接口。

因此，讨论 RFSoC 能否连接天线，首先要区分“直接 RF 采样”和“天线物理直连”。

一、“直接连接天线”包含三个不同概念

“RFSoC 直接连接天线”这句话中，至少包含三个容易混淆的概念。

1. 直接 RF 采样

直接 RF 采样是指 ADC 不再只采样低频基带，而是直接采样频率更高的射频或中频信号。信号进入数字域后，再完成数字下变频、滤波、抽取和后续处理。

采用这种架构，可以把一部分传统模拟信号处理转移到数字域。

2. 不使用模拟混频器

传统接收机通常包含：

天线
  ↓
低噪声放大与滤波
  ↓
模拟混频器与本振
  ↓
中频滤波和增益控制
  ↓
ADC

当目标频率、瞬时带宽和数据转换器性能满足要求时，直接 RF 采样可以减少模拟混频级，由片上 NCO 和 DDC 完成频率搬移。

但“不使用模拟混频器”不等于“不需要射频前端”。

3. 天线与数据转换器物理直连

物理直连是指把天线馈线直接接到 RF-ADC 输入，或者把 RF-DAC 输出直接连接到天线。

这种做法在多数工程系统中并不成立。天线端口和数据转换器端口具有不同的电气条件，中间通常还需要滤波、匹配、保护、放大、衰减、单端与差分转换等电路。

因此，RFSoC 可以在合适条件下减少模拟频率变换，但很少能够取消射频前端的全部功能。

二、接收端为什么仍然需要射频前端

RF-ADC 名称中带有“RF”，并不意味着它可以无条件接收天线输出。

天线接收到的信号不是一个专门为 ADC 准备好的理想输入。实际环境中，信号的功率、频谱、阻抗和动态范围都可能发生明显变化。

1. 天线信号可能非常微弱

很多接收系统面对的是微弱信号，因此天线后面通常需要低噪声放大器（LNA）。

LNA 不会凭空提高天线端原有的信噪比。它的作用是在尽量少恶化原始信噪比的前提下提供前级增益，从而降低后续器件噪声对整条接收链路的影响。

如果前端增益不足，信号进入 ADC 后可能只占满量程的一小部分。此时，量化噪声、转换器噪声和后级噪声都会更加明显。

如果前端增益过高，强信号又可能使 ADC 过载。因此，接收机需要根据目标信号、干扰环境和 ADC 满量程设计增益分配。

2. 强干扰可能使 ADC 过载

天线不会只接收到目标频段。

邻近频段的大功率信号、带外干扰、杂散和环境噪声都可能进入接收链路。如果这些信号没有经过适当滤波或衰减，即使目标信号本身很弱，强干扰仍然可能使 ADC 进入非线性或过载状态。

ADC 过载后，影响的不只是目标信号幅度。非线性、谐波、互调和频谱扩展都可能污染整个观测频段。

因此，直接 RF 采样通常仍然需要带通滤波、限幅、衰减或自动增益控制。

3. 不同频段的信号可能混叠到相同位置

采样系统不会自动区分“有用信号”和“无用信号”。

只要信号落在 ADC 模拟输入网络可以响应的范围内，就可能在采样后折叠到数字频域。来自其他奈奎斯特区的带外信号，有可能与目标信号折叠到相同的数字频率范围。

因此，直接 RF 采样并没有取消模拟滤波。

在带通采样系统中，前端滤波的任务反而更加明确：只允许目标频带进入 ADC，并充分抑制可能混叠到目标数字频段的其他信号。

4. RF-ADC 有明确的输入条件

以 AMD Zynq UltraScale+ RFSoC 为例，RF-ADC 使用差分模拟输入。输入网络需要满足器件规定的阻抗、幅度、共模、耦合方式和板级布线要求。

对于重视信噪比和动态性能的应用，AMD 通常建议使用差分变压器或巴伦（balun）构建输入网络。

需要直流耦合或宽带有源驱动时，也可以采用满足共模、电源时序、负载和稳定性要求的差分放大器。

具体输入方案需要结合以下条件设计：

RFSoC 器件型号；
输入频率；
交流或直流耦合方式；
目标动态范围；
驱动器输出能力；
PCB 走线和连接器特性；
输入网络的 S 参数。

RF-ADC 输入并不是一根普通单端天线线缆可以随意连接的节点。

5. 天线口还需要保护

实际天线端口可能遇到静电、浪涌、近场强信号、热插拔、测试误接或过大输入功率。

ADC 输入通常不适合作为系统的第一道保护。根据应用环境，前端可能需要：

静电与浪涌保护；
限幅器；
射频开关；
固定或可调衰减器；
输入滤波器；
功率检测；
收发隔离。

因此，即使不使用模拟混频器，实际接收链路通常仍然是：

天线
  ↓
保护、滤波与阻抗匹配
  ↓
LNA、衰减或增益控制
  ↓
巴伦或差分驱动网络
  ↓
RFSoC RF-ADC
  ↓
DDC、抽取与可编程逻辑处理

三、采样率不等于最高输入频率

采样率和 ADC 能够接收的最高模拟频率是两个不同指标，工程讨论中经常被混为一谈。

1. 采样率

采样率 Fs 表示 ADC 每秒获取多少个样本。

第一奈奎斯特区通常定义为：

0 ～ Fs/2

第二奈奎斯特区为：

Fs/2 ～ Fs

对于从直流开始的低通信号，通常希望信号位于第一奈奎斯特区。

2. 模拟输入带宽

模拟输入带宽描述 ADC 前端在模拟域能够接收信号的频率范围。

信号频率高于 Fs/2，不代表一定不能采样；但如果目标频率超过 ADC 的可用模拟输入带宽，转换器前端就无法提供预期性能。

还要注意，数据手册中的模拟输入带宽通常是某个幅频响应条件下的典型指标，例如全功率输入带宽的 -3 dB 点。

模拟带宽覆盖目标频率，并不意味着 ADC 在整个带宽范围内都具有相同的 SNR、SFDR 和线性度。

3. 奈奎斯特区与带通采样

对于带通信号，可以利用更高奈奎斯特区进行采样。

信号采样后会按照所在奈奎斯特区折叠到数字频域。偶数奈奎斯特区还可能产生频谱方向反转，需要在后续数字处理中正确处理。

根据 AMD PG269，Zynq UltraScale+ RFSoC 的 RF-ADC 可以配置目标工作于第一或第二奈奎斯特区。在满足模拟输入带宽和频谱规划条件时，也可以使用其他奈奎斯特区。

这里的 PG269 是 RF Data Converter IP 的产品指南，不是 RFSoC 器件系列的名称。它主要用于说明 RF-ADC、RF-DAC、DDC、DUC、NCO、奈奎斯特区和数据接口等功能。具体型号的模拟带宽、采样率和动态性能，则应结合 DS926 等器件数据手册判断。

高阶奈奎斯特区采样并不是“超过 Fs/2 仍然原样采样”。设计时必须明确：

目标频带会折叠到哪个数字频率；
频谱方向是否反转；
是否有其他频带折叠到相同位置；
模拟滤波器能否隔离目标频带；
ADC 在目标输入频率下的动态性能是否满足要求；
NCO、DDC 和抽取链路能否覆盖折叠后的频谱。

4. 瞬时信号带宽

载波频率和瞬时带宽也不能混为一谈。

一个载波频率很高的信号，瞬时带宽可能并不大；一个中心频率不高的信号，也可能占据很宽的频谱。

转换器选型既要看中心频率是否处于可用模拟带宽内，也要看目标瞬时带宽是否能在采样、DDC、抽取和后级处理链路中被完整保留。

所以，“采样率够不够”只是第一层问题。模拟输入带宽、频率折叠、前端滤波和目标频率下的动态性能同样重要。

四、时钟抖动为什么会限制高频采样

直接 RF 采样对时钟质量非常敏感。

ADC 的采样时刻如果存在不确定性，就会产生采样幅度误差。输入频率越高，相同的时间误差对应的相位误差越大，抖动造成的信噪比损失也越明显。

对正弦输入而言，如果只考虑采样时间抖动，抖动所限制的理论信噪比可以近似表示为：

SNR_jitter ≈ -20 log10(2π f_in σ_t)

其中：

f_in 为模拟输入信号频率；
σ_t 为总 RMS 采样时间抖动。

总抖动通常需要综合考虑外部采样时钟和 ADC 内部孔径抖动。

这个公式给出的是抖动单独造成的理论 SNR 上限。实际系统还会受到量化噪声、热噪声、器件非线性、电源噪声和模拟前端噪声等因素影响，因此实际 SNR 通常低于该上限。

这也解释了为什么标称采样率足够高，不代表高频动态性能一定满足要求。

评估直接 RF 采样时，还要检查：

外部参考时钟源；
时钟合成器或抖动清理器；
RF tile 的采样时钟路径；
板级时钟走线；
时钟与转换器电源噪声；
多 tile 或多器件同步；
目标输入频率下的 SNR 与 SFDR。

很多直接采样系统最终受到的限制并不是可编程逻辑算力，而是时钟质量、模拟输入网络、前端滤波和动态范围。

因此，选择 RFSoC 平台不能只比较 GSPS。GSPS 描述的是采样速度，不能单独代表系统在目标输入频率下能够获得的有效性能。

五、毫米波信号能否直接进入 RFSoC

讨论 RFSoC 能够直接采样多高的频率，必须具体到产品系列、器件型号和数据手册版本。

Zynq UltraScale+ RFSoC、RFSoC DFE 和 Versal RF 系列的数据转换能力并不相同，不能把 RFSoC 当作一个规格固定的统一器件。

1. 基带和中频信号

基带和中频信号通常更容易进入 RFSoC。

只要输入幅度、阻抗、共模、滤波和采样率设计合理，RFSoC 可以直接完成：

数字下变频；
NCO 混频；
滤波与抽取；
通道化；
实时频谱处理；
后续可编程逻辑运算。

2. Sub-6 GHz 射频信号

Zynq UltraScale+ RFSoC 不同型号的模拟输入能力并不相同。

以 AMD DS926 中的典型指标为例：

ZU4xDR 的 RF-ADC 全功率模拟输入带宽典型值约为 6 GHz；
ZU6xDR 的相应典型值可达到约 7.125 GHz。

这些数值描述的是特定测试条件下的典型模拟带宽，不表示在整个频率范围内都能获得相同的 SNR、SFDR 和线性度。

因此，Sub-6 GHz 范围内的部分应用可以评估直接 RF 采样，但仍需结合：

具体器件型号；
目标输入频率；
瞬时带宽；
输入功率；
前端滤波；
带外干扰；
时钟抖动；
数据手册中的动态性能曲线。

频率落在模拟带宽范围内，只能说明“有可能采样”，不能单独证明系统指标成立。

3. 24 GHz、60 GHz 和 77 GHz 等毫米波频段

对于典型 Zynq UltraScale+ RFSoC，24 GHz、60 GHz、77 GHz 等常见毫米波载波已经远高于其常用 RF 模拟输入范围。

车载毫米波雷达、60 GHz 通信和 77 GHz 雷达通常仍需要外部毫米波前端，将射频信号下变频到中频或其他可采样频段，再由 RFSoC 完成数据转换和数字处理。

典型链路为：

毫米波天线
  ↓
毫米波 LNA、滤波和混频
  ↓
中频或较低射频信号
  ↓
RFSoC RF-ADC
  ↓
DDC、FFT、波束形成与检测

4. Versal RF 系列提高了直接采样频率

器件代际正在改变直接 RF 采样的频率边界。

按照 AMD 公布的 Versal RF 系列规格，其 14 位 RF-ADC 和 RF-DAC 支持最高约 18 GHz 的输入或输出频率。RF-ADC 提供 8 GSPS 和 32 GSPS 配置，RF-DAC 最高为 16 GSPS。

但 18 GHz 仍然低于 24 GHz、60 GHz 和 77 GHz 等常见毫米波载波频率。这些频段通常仍然需要外部毫米波变频或射频前端。

所以，对毫米波问题更合适的回答是：

对 Zynq UltraScale+ RFSoC，常见 24 GHz、60 GHz、77 GHz 信号通常需要外部下变频；
Versal RF 系列把直接 RF 采样能力扩展到了更高频率；
是否能够覆盖目标系统，仍需结合具体器件、输入频率、瞬时带宽、动态范围和射频前端设计判断。

六、发射端为什么不能简单直连天线

RF-DAC 可以生成射频波形，但它不是功率放大器，也不是完整的天线发射接口。

1. RF-DAC 输出功率有限

RF-DAC 输出主要用于驱动后续模拟信号链。

实际无线发射通常有明确的输出功率、线性度、效率和覆盖要求，因此还需要驱动放大器或功率放大器。

RF-DAC 能生成目标波形，不代表它能够向天线提供系统要求的发射功率。

2. DAC 输出包含镜像和采样杂散

DAC 输出不仅包含理想目标频带，还可能包含：

采样镜像；
零阶保持效应；
时钟相关杂散；
量化噪声；
谐波和非线性产物。

数字上变频、插值和数字预校正能够改善频谱性能，但模拟端通常仍然需要重构滤波器和带外抑制网络。

3. RF-DAC 输出和天线端口的电气条件不同

RF-DAC 通常采用差分电流型输出，需要满足规定的共模、负载、耦合和阻抗条件。

根据 PG269，RF-DAC 输出一般通过电容进行交流耦合。采用直流耦合时，则需要额外满足共模偏置、负载和外部电路要求。

天线端口还涉及：

单端或差分转换；
50 Ω 系统匹配；
驻波和回波损耗；
射频开关或双工器；
功放输出匹配；
带外滤波；
天线馈线与连接器。

RF-DAC 输出与天线端口并不是同一个电气节点。

4. 发射频谱需要满足系统要求

发射系统不能只确认“有波形输出”。

通信、测试测量和其他无线系统通常还要控制：

邻道泄漏；
带外发射；
杂散；
谐波；
调制误差；
输出功率；
频谱模板。

因此，更常见的发射链路是：

可编程逻辑中的波形处理
  ↓
DUC、插值与 RF-DAC
  ↓
重构滤波和阻抗匹配
  ↓
驱动放大器或功率放大器
  ↓
射频开关、滤波器或双工器
  ↓
天线

实验室低功率回环或仪器连接可以采用较短的链路，但“链路较短”不等于“天线裸接 RF-DAC”。

七、哪些场景可以简化射频前端

RFSoC 的价值之一，就是减少部分模拟频率变换和板级高速转换器互连。

比较适合简化前端的场景主要有以下几类。

1. 实验室回环与仪器连接

例如使用 RF-DAC 输出测试波形，经滤波和衰减后送回 RF-ADC，或者连接频谱仪、信号源和衰减网络。

这类场景的频率、功率和阻抗条件比较明确，前端可以相对简单。

2. 中频直接采样

外部射频前端已经完成放大、滤波和下变频，RFSoC 直接采样中频信号。

这种架构既保留了毫米波或高频射频前端，又可以利用 RFSoC 完成宽带数据转换和实时数字处理。

3. 满足条件的 Sub-6 GHz 直接 RF 采样

当信号频率、带宽、动态范围和时钟指标均处于器件可用范围内时，可以评估省略模拟混频器。

但接收端通常仍需要：

带通或低通滤波；
衰减或增益控制；
巴伦或差分驱动；
阻抗匹配；
输入保护。

发射端通常仍需要：

重构滤波；
差分到单端转换；
输出衰减或驱动；
功率放大；
匹配与带外抑制。

所谓“简化前端”，主要是减少不必要的模拟频率搬移和芯片间高速数据接口，而不是取消射频前端的基本职责。

八、评估 RFSoC 信号链时需要检查什么

判断 RFSoC 能否直接采样或生成某个射频信号，应沿着完整信号链逐项评估。

接收端

目标信号中心频率是多少？
瞬时带宽是多少？
RF-ADC 的模拟输入带宽是否覆盖？
目标输入频率下的 SNR、SFDR 和 ENOB 是否满足？
计划使用哪个奈奎斯特区？
采样后频谱会折叠到哪里？
频谱方向是否反转？
是否存在强带外干扰？
模拟滤波器能否抑制会混叠进来的信号？
天线端输入功率范围是多少？
RF-ADC 满量程和过载条件是否合适？
是否需要 LNA、衰减器或自动增益控制？
输入网络是否满足差分、共模、阻抗和耦合要求？
总采样时钟抖动是否满足目标 SNR？
多通道是否需要固定相位关系？
是否需要多 tile 或多器件同步？

发射端

目标输出频率和瞬时带宽是多少？
RF-DAC 的输出频率范围是否覆盖？
目标频率下的动态性能是否满足？
是否需要 NCO、DUC 和插值？
输出镜像、杂散和谐波如何滤除？
RF-DAC 输出幅度能否驱动后级？
是否需要驱动放大器或功率放大器？
输出端是否满足阻抗和耦合条件？
是否存在邻道泄漏、带外发射或频谱模板要求？
是否需要模拟混频器、本振或外部射频前端？

平台与数据处理

使用的是 Zynq UltraScale+ RFSoC、RFSoC DFE，还是 Versal RF？
具体器件型号和数据手册版本是什么？
评估板的巴伦、滤波器和连接器是否限制可用频率？
板级时钟源能否支撑目标动态性能？
RF-ADC 数据经过 DDC 和抽取后的吞吐是多少？
可编程逻辑能否持续处理全部通道？
DMA、DDR、PCIe 或以太网带宽是否足够？
系统是否需要长期保存原始采样数据？
软件、可编程逻辑和外部主机如何分工？