AI ASIC 大爆发后，为什么 FPGA Prototype 又火回来了？

过去两年，AI ASIC 的热度明显升高。云厂商在做自研加速器，AI 芯片公司在做专用推理和训练芯片，边缘侧也在出现更多面向视觉、机器人、工业检测和智能终端的定制 SoC。表面上看，ASIC 是为了获得更高能效、更低单位推理成本和更强的系统可控性；但从研发流程看，AI ASIC 越热，验证和 Bring-up 的压力也越大。

这也是 FPGA Prototype 重新被重视的背景。

这里的关键不是“FPGA 会不会替代 ASIC”。FPGA Prototype 的价值在于：当 AI ASIC 变成一个高度复杂的软硬件系统时，团队需要在芯片回来之前，就尽可能早地把 RTL、Firmware、Driver、Runtime、Compiler、模型执行路径和外设接口放到一个接近真实运行的环境里验证。

换句话说，FPGA Prototype 火回来，不是复古，而是 AI ASIC 研发正在从“模块设计”走向“系统工程”。

一、AI ASIC 的难点不只是算力

谈 AI ASIC 时，外界容易先看 TOPS、算力密度、能效比、HBM 带宽、先进封装和制程节点。这些指标当然重要，但从芯片研发视角看，AI ASIC 的难点远不止一个计算阵列。

一个可用的 AI ASIC 至少要面对几类问题：

• 模型如何被编译、切分和映射到硬件；
• 数据如何在 DDR、HBM、SRAM、Cache 和片上互连之间流动；
• DMA、PCIe、NoC、中断、调度队列如何协同；
• Firmware、Driver、Runtime 和上层框架如何一起工作；
• 多核、多 die 或多芯片系统如何保持同步和一致性；
• 芯片回来后，系统 Bring-up 能不能在可控时间内完成。

这些问题里，很多并不是单个 RTL 模块功能正确就能解决的。一个 MAC 阵列可以在仿真中工作，一个 DMA 引擎也可以单独通过测试，但当真实软件栈、真实模型、真实数据流和复杂外设同时出现时，系统行为会变得完全不同。

AI ASIC 的复杂度，正在把验证重点从“模块对不对”推向“系统能不能跑起来”。

二、为什么 FPGA Prototype 曾经被低估

FPGA Prototype 并不是新技术。很多 SoC 团队过去一直在用它做软件开发、接口验证和系统演示。但在一段时间里，它的存在感确实被 Simulation、Emulation、形式验证和更先进的 EDA 平台压住了。

原因也不难理解。

Simulation 的可见性最好，波形、断言、覆盖率都很清楚，适合精细调试。Emulation 能在更高速度下运行大规模设计，同时保留较强的调试能力，适合验证复杂 SoC。形式验证可以在特定性质上提供更强的数学保证。相比之下，FPGA Prototype 的门槛并不低：RTL 要适配，设计要分区，时钟要重构，存储和接口要映射，调试可见性也不如仿真环境。

所以，FPGA Prototype 一度容易被看成“后期才用的系统演示平台”，甚至被误解成一种比较老派的验证手段。

但 AI ASIC 改变了这个判断。

当软件栈越来越厚、模型变化越来越快、系统接口越来越复杂时，仅靠仿真或 Emulation 很难覆盖所有长时间运行场景。团队需要一个速度更高、能够承载真实软件、能够长期运行系统负载的平台。FPGA Prototype 的价值就在这里重新显现出来。

三、AI ASIC 让验证问题变成系统问题

传统数字芯片验证更多关注 RTL 功能正确性、接口协议一致性、时序收敛和覆盖率收敛。到了 AI ASIC，问题明显扩大了。

AI ASIC 的执行路径通常不是“输入数据进入计算阵列，计算完成后输出结果”这么简单。真实路径可能包括模型编译、图优化、算子切分、内存规划、DMA 搬运、片上缓存复用、多核调度、片外访问、结果回写和运行时同步。任何一个环节不顺，都会影响最终性能。

这类问题有几个特点：

• 很多 bug 只会在长时间运行真实软件时出现；
• 很多性能瓶颈来自数据流，而不是计算单元；
• 很多接口问题只有在真实外设或接近真实外设的环境下才暴露；
• 很多 Bring-up 风险来自软硬件交互，而不是单纯 RTL 逻辑；
• 很多系统问题需要在芯片回来之前尽早发现，否则代价很高。

这正是 FPGA Prototype 的空间。它不是替代 Simulation 或 Emulation，而是补上“高速系统运行”和“早期软件栈验证”这一层。

更关键的是，AI ASIC 的商业节奏比很多传统 SoC 更紧。模型在变，框架在变，客户侧 workload 也在变。芯片团队不仅要完成一次 Tapeout，还要尽快把编译器、驱动、系统软件和应用验证闭环建立起来。FPGA Prototype 重新被重视，很大程度上是因为它能把这部分工作从硅后拉到硅前，让系统团队更早进入真实协同状态。

四、FPGA Prototype 重新变重要的五个原因

1. 软件开发不能等到芯片回来

AI ASIC 的软件栈很厚。Driver、Firmware、Runtime、Compiler、调度库、模型部署工具链，每一层都可能影响最终可用性。如果等到芯片回片之后才开始完整软件开发，Bring-up 周期会被拉得很长。

FPGA Prototype 可以让软件团队更早介入。即使频率低于最终 ASIC，也足够用于驱动开发、寄存器访问、任务队列调试、中断验证、DMA 流程验证和基础模型路径验证。

这对 AI ASIC 尤其重要。因为 AI 芯片的可用性并不只取决于硬件实现，软件栈能不能稳定跑起来，往往决定芯片能不能进入实际系统。

2. 系统级数据流需要提前验证

AI workload 的瓶颈经常不在 MAC 阵列本身，而在数据流。片上 SRAM 是否够用，DDR/HBM 访问是否形成瓶颈，DMA 是否能稳定喂数，NoC 是否出现拥塞，多个计算单元之间是否产生等待，这些都直接影响实际利用率。

在仿真中观察这些问题当然可以，但速度有限，很难长时间运行接近真实规模的负载。FPGA Prototype 的优势是可以把系统跑起来，让团队观察更接近真实运行状态的数据流问题。

它不能替代最终硅片性能评估，但可以提前暴露架构和软件调度中的很多风险。

3. Bring-up 风险需要前移

一次 AI ASIC Tapeout 的成本很高，时间窗口也很紧。芯片回来以后，如果基础软件、接口协议、启动流程、中断机制、内存访问路径才开始系统联调，风险会非常集中。

FPGA Prototype 的作用，是把一部分硅后 Bring-up 风险前移到硅前阶段。团队可以提前验证 Boot flow、寄存器配置、低速外设、PCIe 交互、DDR 访问流程、错误处理机制和基本系统任务。

这并不能保证硅片回来后没有问题，但可以减少“芯片到了，系统还没有准备好”的情况。

4. AI ASIC 迭代速度更快

AI 模型和应用场景变化很快。训练侧、推理侧、云端、边缘侧对芯片的要求并不完全一样。很多 AI ASIC 团队需要快速迭代架构、指令、内存层级和软件栈。

在这种节奏下，验证平台不能只服务于单次 Tapeout，而要支撑持续演进。FPGA Prototype 可以作为架构验证、软件预研和系统集成的中间平台，让团队在多个版本之间复用验证资产。

这也是它重新变重要的原因之一：AI ASIC 的竞争不是一次 Tapeout 的竞争，而是持续迭代能力的竞争。

5. Chiplet 和多芯片系统增加了不确定性

越来越多 AI 计算系统开始采用 Chiplet、先进封装、多 die 互连或多加速卡互联。系统复杂度从单芯片内部扩展到封装内、板级甚至机柜级。

这类系统里，die-to-die 通信、缓存一致性、链路训练、协议栈、错误恢复和系统调度都会引入新的风险。越是复杂的互连系统，越需要在尽可能早的阶段进行系统级验证。

FPGA Prototype 不一定能完整复现最终封装和物理特性，但它可以帮助团队提前验证协议、控制流、软件栈和部分系统行为。这对降低后期集成风险很有意义。

五、FPGA Prototype 和 Emulation 不是替代关系

讨论 FPGA Prototype 时，一个常见误区是把它和 Emulation 对立起来。实际上，现代 ASIC 验证更适合看成多种手段组合。

Simulation 适合精细调试和覆盖率收敛。
Emulation 适合大规模设计验证、软硬件协同调试和较高可见性的系统运行。
FPGA Prototype 适合更高速度、真实软件栈、长时间运行和接近产品形态的系统验证。

它们解决的问题不同。

如果要抓一个协议角落 bug，Simulation 和 Emulation 往往更合适。如果要让软件团队提前跑驱动、跑 runtime、跑基础模型，FPGA Prototype 的速度和可运行性就很有价值。如果要做最终性能签核，当然还要回到硅片和真实系统。

因此，FPGA Prototype 的回暖不是因为其他验证手段不重要，而是因为 AI ASIC 的系统复杂度让单一验证方法不再够用。

六、今天的 FPGA Prototype 也变了

现在讨论 FPGA Prototype，不能再停留在“把 RTL 放进 FPGA 板子里跑”这个层面。

一个真正有价值的 Prototype Platform，至少要考虑：

• 多 FPGA 分区和跨 FPGA 互连；
• 时钟、复位、CDC 和 reset sequence 的重构；
• DDR、PCIe、Ethernet、SerDes 等接口映射；
• HBM 或高带宽存储行为的建模与替代；
• 寄存器访问、trace、日志和断点调试能力；
• 自动化构建、版本管理和回归测试；
• 软件团队可使用的 SDK、驱动和运行环境；
• 与仿真、Emulation、CI 流程之间的衔接。

也就是说，今天的 FPGA Prototype 更像一个系统验证平台，而不是一块单独的 FPGA 板卡。平台能力、调试能力、自动化能力和软件可用性，往往比单纯的 FPGA 资源规模更关键。

这也是很多 AI ASIC 团队重新重视它的原因：他们需要的不是一次性的功能演示，而是能否尽早把芯片系统跑起来，并让软件、接口和系统负载持续参与验证。

七、它适合解决什么，不适合解决什么

专业地看，FPGA Prototype 也有边界。

它适合：

• 早期软件开发；
• Firmware 和 Driver 验证；
• 基础系统 Bring-up 预演；
• 长时间运行稳定性测试；
• 接口协议和数据流验证；
• 多模块集成后的系统行为观察。

它不适合：

• 替代 RTL 仿真的细粒度波形调试；
• 替代形式验证的数学证明；
• 完整代表 ASIC 的最终频率、功耗和物理特性；
• 单独承担所有验证覆盖率目标；
• 精确预测最终硅片的全部性能表现。

这个边界很重要。把 FPGA Prototype 说成万能工具并不准确，把它看成过时工具也同样不合适。它的价值在于补齐 ASIC 研发流程中的系统运行环节。

八、为什么说它是 AI ASIC 时代的“风险前移工具”

AI ASIC 的研发风险并不只在设计前端，也不只在后端实现。真正麻烦的风险，往往出现在软硬件交界处：硬件接口已经定义，但软件还没跑过；架构文档写得很完整，但模型执行路径没有真实验证；模块测试都通过了，但系统集成后吞吐上不去；芯片已经回来，但 Bring-up 卡在启动、中断、内存访问或驱动细节上。

FPGA Prototype 的核心价值，就是把这些问题尽量提前。

提前并不意味着消灭风险，而是让团队在 Tapeout 前看到更多真实系统行为。对于 AI ASIC 这种高成本、高复杂度、强软件依赖的芯片类型，这种风险前移非常关键。

这也是为什么 AI ASIC 越热，FPGA Prototype 反而越值得重视。

九、结语：不是 FPGA 回潮，而是系统验证回潮

如果只从器件或板卡角度看，可能会觉得 FPGA Prototype 是一个老话题。但如果从 AI ASIC 的研发流程看，它其实对应的是一个很新的问题：当芯片越来越像一个复杂计算系统，而不是一个孤立硬件模块时，我们需要什么样的平台来提前理解这个系统？

AI ASIC 大爆发之后，行业重新关注 FPGA Prototype，本质上不是因为 FPGA 本身突然变新了，而是因为系统验证、软件预开发和 Bring-up 风险前移变得更重要了。

未来 AI 芯片竞争不会只看谁的算力指标更高，也会看谁能更快完成软硬件协同、更稳定地完成系统集成、更有效地把设计风险前移。FPGA Prototype 在这个过程中扮演的角色，可能会比过去更关键。

它不是 ASIC 的替代品，也不是验证流程里的万能工具。它更像一个连接 RTL、软件、接口和真实系统行为的实验平台。对于 AI ASIC 时代的芯片团队来说，这个实验平台重新变得重要，是很自然的事情。